抱歉,您的浏览器无法访问本站

本页面需要浏览器支持(启用)JavaScript


了解详情 >

FPGA学习笔记(一)-Verilog HDL的基本语法

Verilog HDL 是一种用于数字逻辑电路设计的语言。它与之前学过的高级编程语言大不一样,Verilog HDL 行为描述语言作为一种结构化和过程性的语言 模块结构1234567891011121314151617module //声明模块开始 module_name(input a,input b, output cc...); //模块I/O说明 reg [x...